千兆以太网MAC中CRC算法的设计与实现  

Design and Implementation of CRC in Gigabit Ethernet MAC

作　　者：刘伟[1,2] 王俊芳[2] 王立莹[2] 周玉娟[2] 

机构地区：[1]河北远东通信系统工程有限公司,河北石家庄050081 [2]中国电子科技集团公司第五十四研究所,河北石家庄050081

出　　处：《通信技术》2012年第7期32-34,37,共4页Communications Technology

摘　　要：介绍了循环冗余校验(CRC)算法的原理,在串行CRC-32实现的基础上,推导出了8位并行数据的CRC-32算法的生成表达式,并用超高速集成电路硬件描述语言(VHDL,VHSIC Hardware Description Language)实现。通过现场可编程门阵列(FPGA,Field-Programmable Gate Array)验证表明,设计能够完成千兆以太网介质访问控制层(MAC)中数据帧的CRC校验功能,满足设计要求。The algorithm of CRC（Cyclic Redundancy Check） is described in this paper. Based on the serial CRC-32 implementation, the algorithm with parallel 8 bits CRC-32 coding is formulated, and also designed with VHDL language. Experiment with FPGA indicates that this design could implement CRC in gigabit Ethernet MAC, thus meet the expected reouirement~.

关 键 词：CRC 千兆以太网 MAC FPGA 

分 类 号：TN919.3[电子电信—通信与信息系统]