一种流水线CPU设计中的Hazard消除法  

Method of Hazard Elimination Based on Design of Pipeline CPU

作　　者：刘秋菊[1,2] 李飞[2] 刘书伦[2] 

机构地区：[1]重庆大学自动化学院,重庆400044 [2]济源职业技术学院信息工程系,河南济源459000

出　　处：《微电子学与计算机》2012年第8期33-36,41,共5页Microelectronics & Computer

基　　金：国家自然科学基金项目(11001075);河南省科技厅科技攻关项目(092102210327)

摘　　要：采用基本五步流水线CPU设计,而Hazard是流水线CPU设计中必须要处理的问题.介绍了三种Hazard类型,并提出了解决这三种Hazard问题的方法.测试结果表明,该方案符合设计要求.We consider the design of 5 stage pipeline CPU,and it is must to deal with Hazard. In this paper three kinds of Hazard are gived, and method is proposed to solve the question. The test results show that the scheme meets the design requirements.

关 键 词：五步流水线 CPU设计 指令 HAZARD 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]