基于接口逻辑模型的MCU物理设计优化研究  

Optimization for MCU physical design based on interface logic model

作　　者：王鹏[1] 侯立刚[1] 吴武臣[1] 彭晓宏[1] 

机构地区：[1]北京工业大学集成电路与系统研究室,北京100124

出　　处：《微型机与应用》2012年第16期61-63,66,共4页Microcomputer & Its Applications

基　　金：国家自然科学基金(60976028);北京工业大学博士启动基金(X0002012200802)

摘　　要：以一款基于TSMC 0.18μm工艺的MCU芯片WT20为例,采用设计规划的方法在原有的展平式设计中将ARM Cortex-M0处理器的核心部分分离出来,作为一个接口逻辑模型(ILM)进行设计,之后在整个设计的顶层调入设计好的接口逻辑模型,完成整个MCU芯片的物理设计。采用接口逻辑模型的分层次物理设计与原有的展平式物理设计相比,设计耗时显著缩短。此外,在新的物理设计中,穿过处理器核心部分的关键路径在时序方面也有了一定的改善,证明了接口逻辑模型在缩短设计耗时的同时可以保证时序的正确性。In this paper, we use design planning method to pick up the ARM Cortex-M0 core as a block from a flat MCU design WT20 based on TSMC 0.18 μm process technology and created interface logic model （ILM） for the block, then ILM in top- level design. Using the hierarchical design including ILM, the runtime is reduced relatively. Meanwhile the boundary timing become more optimal which can also prove the timing accuracy of ILM.

关 键 词：接口逻辑模型 分层次物理设计 降低设计耗时 时序优化 

分 类 号：TN92[电子电信—通信与信息系统]