基于FPGA和PLL的DBPL信号解码系统的设计  

作　　者：黄小东[1] 习友宝[1] 古天祥[1] 

机构地区：[1]电子科技大学电子工程学院

出　　处：《电子世界》2012年第16期114-114,共1页Electronics World

摘　　要：DBPL信号是铁路系统中的列车运行控制信号。设计了一种解码电路,将频率为564.48kHz的DBPL信号分离出来,利用FPGA和锁相环对DBPL信号进行解码,得到DBPL信号的测频信号和原码,并送到单片机进行测频和解析。

关 键 词：DBPL解码 FPGA 锁相环 

分 类 号：TN791[电子电信—电路与系统]