基于FPGA的改进型快速位同步提取算法  

作　　者：李琦 钱峰 杜检来 

出　　处：《无线电技术（上海）》2012年第1期58-64,共7页

摘　　要：本文基于反熔丝FPGA提出了一种改进型快速位同步提取算法。该算法在0-1跳变的条件下，可实现符号相位的快速同步。算法利用简单的相位控制字累加求和的方式来提取位同步时钟，并采用高低时钟相配合的方式平衡提取精度与资源占用。本文又在提出算法的基础上，分析了位同步算法性能指标及控制时钟N／T中N的取值影响。最后在A54SX72A芯片中验证了该算法的精度与资源。

关 键 词：位同步 相位控制字累加求和 高低时钟配合 反熔丝FPGA 

分 类 号：TN47[电子电信—微电子学与固体电子学]