基于DDS+PLL频率合成技术的跳频信号源研究  

作　　者：刘敏[1] 付崇芳[1] 

机构地区：[1]南昌航空大学信息工程学院通信工程系,江西南昌330063

出　　处：《科技创新导报》2012年第24期6-7,共2页Science and Technology Innovation Herald

摘　　要：本文分析了DDS与PLL的工作原理和基本结构,提出以DDS直接激励PLL的频率合成方法,给出了DDS模块、PLL模块和控制单元模块的硬件选择和具体电路设计方法。通过在EDA软件环境下进行设计及仿真,最终利用EPM570T100C、AD9910、ADF4113和ROS-1250W等芯片完成了跳频信号源硬件电路设计。经测试分析,DDS＋PLL的频率合成器可输出840~960MHz、频率分辨力小于1Hz的频率信号,适用于高速跳频通信系统。

关 键 词：DDS PLL CPLD 滤波器 

分 类 号：TP393[自动化与计算机技术—计算机应用技术]