基于可重构处理器的并行优化算法  

Parallel Optimal Algorithm Based on Reconfigurable Processor

作　　者：刘石柱[1] 尹首一[1] 殷崇勇[1] 刘雷波[1] 魏少军[1] 

机构地区：[1]清华大学微电子所,北京100084

出　　处：《计算机工程》2012年第21期286-289,共4页Computer Engineering

基　　金：国家"863"计划基金资助重点项目"嵌入式可重构移动媒体处理核心技术"(2009AA011702);国家自然科学基金资助项目(60803018)

摘　　要：为挖掘可重构处理器的内在并行性,需要编译器通过分析程序的并行性来决定可重构处理器硬件最好的执行模式。为此,提出一种基于可重构处理器的并行优化算法。将有向无环图的并行计算部分映射到可重构处理器上,对任务实现3个不同层次的并行性(指令级并行、循环级并行、线程级并行)。测试结果表明,该算法使得可重构处理器在处理任务时比未用并行优化算法的性能提升1.2倍左右。As reconfigurable processor hardware is inherently parallel, compiler should determine the best execution mode by analyzing the parallelism. So this paper proposes a parallel optimal algorithm based on reeonfigurable processor. The parallel computing part of Direct Acyclic Graph（DAG） is mapped to reconfigurable processor. The task compiler can cover parallelism at three different levels： Instruction-Level Parallelism （ILP）, Loop-Level Parallelism（LLP）, and Thread-Level Parallelism（TLP）. Test result shows that the algorithm leads to an average 1.2-fold speed increase compared with to original systems.

关 键 词：可重构处理器 并行优化 并行处理 任务编译器 有向无环图 

分 类 号：TP301.6[自动化与计算机技术—计算机系统结构]