无晶振快速锁定高精度锁相环设计  

Design of high-speed non-oscillator PLL

作　　者：耿晓勇[1] 何惊昱[1] 杨建红[1] 

机构地区：[1]兰州大学物理科学与技术学院微电子研究所,甘肃兰州730000

出　　处：《电子技术应用》2013年第3期44-46,共3页Application of Electronic Technique

摘　　要：提出了一种无晶振锁相环结构,可快速锁定所需频率,并对模拟和数字模块分别进行了验证。模拟模块原理与经典结构相似,数字跟踪分频器模块利用初始时PLL不精确时钟搜索系统中的信号,根据搜索到的基准时钟调整PLL的输出,只需一个主机基准信号就可精确锁定所需的时钟频率。This paper studies the non-oscillator PPL structure,which can speedly lock the requiring frequency and is validated according the analog and digital module. The analog module is similar with classical architecture and the digital tracking frequency divider module searches system signal using unprecise initial clock of PLL, according the reference clock to adjust the output clock of the PLL. This structure can lock clock of PLL just using one host signal.

关 键 词：RC振荡器 鉴频鉴相器 电荷泵 压控振荡器 分频器 

分 类 号：TN453[电子电信—微电子学与固体电子学]