基于FPGA的16APSK数字接收机的设计与实现  

Design and implementation of 16APSK digital receiver based on FPGA

作　　者：李湘鲁[1] 代涛[1] 姚远程 

机构地区：[1]中国工程物理研究院电子工程研究所,四川绵阳621900 [2]西南技术大学信息工程学院,四川绵阳621000

出　　处：《电子技术应用》2013年第3期47-49,共3页Application of Electronic Technique

基　　金：国家自然科学基金-中国工程物理研究院联合基金(NSAF)资助项目(10876035)

摘　　要：介绍了一种适用于新型体制16APSK的相干解调算法,给出了其工作流程框图,说明了各主要模块的设计方法,并给出了基于FPGA的数字接收机架构及实现结果。经实验证明,该接收机兼顾解调性能与实现复杂度,具有较高的工程应用价值。This paper introduces a kind of coherent demodulation algorithm for a new modulation mode 16APSK. The working flow, structures of digital receiver based on FPGA and the implement results are given. The experiment results show that this digital receiver takes the demodulation performance and implementation complexity into consideration, which concludes to practical value.

关 键 词：16APSK 测控通信 相干解调 FPGA 

分 类 号：TN92[电子电信—通信与信息系统]