通用高速乘法器IP模块设计  

作　　者：赵忠惠[1] 张磊[1] 王少轩[1] 陈亚宁[1] 王宁[1] 汪健[1] 

机构地区：[1]北方通用电子集团有限公司微电子部,苏州215163

出　　处：《集成电路通讯》2013年第1期28-33,共6页

摘　　要：随着ASIC电路处理速度和面积的要求越来越高，对其内部调用的乘法器模块的要求也越来越苛刻，传统的乘法器设计已不能满足需求，一种通用的高速16位乘法器IP模块。采用Bootk2编码，4—2压缩器以及超前进位加法器等算法和技术，在减小乘法器延时的同时，大大节省了电路面积。实现了高速运算，满足了ASIC电路日益增长的技术要求。

关 键 词：乘法器 Booth2 4—2压缩超前进位 

分 类 号：TN402[电子电信—微电子学与固体电子学]