检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:谢亮[1,2] 芦旭[1,2] 吴成英 杨剑青 樊战友[1]
机构地区:[1]中国科学院国家授时中心,西安710600 [2]中国科学院研究生院,北京100039 [3]湖北民族大学,恩施445000
出 处:《时间频率学报》2013年第2期75-83,共9页Journal of Time and Frequency
基 金:国家自然科学基金资助项目(10773012)
摘 要:为满足工程需要,设计并实现了一种基于锁相环芯片ADF4360-8的低噪声高稳定度频率合成器。给出了该频率合成器的设计原理、硬件组成、软件设计及其实现方法与流程。重点介绍了一些主要芯片和关键电路。该锁相环频率合成器输出的100 MHz较高频周期信号的峰-峰值达到2.16V,能直接驱动TTL电路。测试结果表明该频率合成器输出的频率信号稳定,噪声低,幅度大。For satisfying the engineering needs, a phase locked loop frequency synthesizer with high stability and low phase noise is designed and implemented based on the phase locked loop chip ADF4360-8.The design principle, hardware constitution, software design and the implementation are described. Some main chips and the key circuits are introduced with emphasis. The amplitude of 100 MHz output signal for the frequency synthesizer reaches 2.16 V(peak-peak), being able to directively drive the TTL circuit. The test results show that the output signals of the frequency synthesizer are characterized by good stability, low noise and high amplitude.
分 类 号:TN742[电子电信—电路与系统]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:3.15.145.122