空时分组码及其FPGA设计  

在线阅读下载全文

作  者:王盈君遥[1] 周围[1,2] 吴敏子[1] 刘燕容[1] 

机构地区:[1]重庆邮电大学移动通信技术重庆市重点实验室 [2]重庆邮电大学光电工程学院

出  处:《广东通信技术》2013年第6期61-65,69,共6页Guangdong Communication Technology

基  金:重庆市教委科研项目(KJ090513);重庆邮电大学研究生教育创新计划重点项目(Y201019)

摘  要:对空时分组码的编译码原理及其算法进行了分析。在此基础上,基于QuartusII8.0平台下,提出了QPSK调制下两发两收的空时分组码编译码的总体设计方案,并用Verilog HDL语言进行硬件设计。在此基础上,文章对各个模块进行了详细设计,并对采用QPSK调制的最大似然译码算法进行了简化。为了验证设计方案的可靠性,文章结合Matlab构造的衰落信道搭建了测试平台,测试结果表明该方案能实现空时分组码编译码功能。

关 键 词:MIMO 空时分组码 FPGA 

分 类 号:TN791[电子电信—电路与系统] TN911.2

 

参考文献:

正在载入数据...

 

二级参考文献:

正在载入数据...

 

耦合文献:

正在载入数据...

 

引证文献:

正在载入数据...

 

二级引证文献:

正在载入数据...

 

同被引文献:

正在载入数据...

 

相关期刊文献:

正在载入数据...

相关的主题
相关的作者对象
相关的机构对象