二维5/3小波变换在并行计算单元中的设计实现  被引量:1

Design and Implementation for 2-D IWT using Parallel Computing Units

在线阅读下载全文

作  者:温琳卉[1] 谢憬[1] 王国兴[1] 

机构地区:[1]上海交通大学微电子学院,上海200240

出  处:《微电子学与计算机》2013年第7期47-50,共4页Microelectronics & Computer

基  金:国家"八六三"计划项目(2009AA011705)

摘  要:本文提出了一种针对整数二维5/3小波提升算法的并行计算设计方案,其整体结构具有行变换与列变换之间并行计算、数据分组输入、不同行变换(列变换)之间并行计算的特点.文中重点介绍了该小波提升算法的取整处理模式、算法改进和硬件设计实现等方面.本文结构平均每周期输出2个变换结果,完成对N×N大小图像的处理需花费大约N2/2个时钟周期,同时在FPGA中实现最高同步时钟频率394.In this paper,a novel design and hardware implementation using parallel computing for 2-D integer lifting wavelet transform(IWT)is proposed of which input datas are divided into groups,its row and column transform module use parallel computing technology.This design is capable to produce 2results every cycle,which takes N2/2time units to finish a N×N 2DIWT.And also,we implemented it in FPGA,the estimated frequency of operation is 394.415MHz.

关 键 词:5 3整数小波提升变换 并行计算单元 硬件设计 FPGA 

分 类 号:TN402[电子电信—微电子学与固体电子学]

 

参考文献:

正在载入数据...

 

二级参考文献:

正在载入数据...

 

耦合文献:

正在载入数据...

 

引证文献:

正在载入数据...

 

二级引证文献:

正在载入数据...

 

同被引文献:

正在载入数据...

 

相关期刊文献:

正在载入数据...

相关的主题
相关的作者对象
相关的机构对象