FPGA芯片面积优化算法仿真分析  

FPGA Chip Area Optimization Algorithm Simulation Analysis

作　　者：田莎莎[1] 汪红[1] 唐菀[1] 

机构地区：[1]中南民族大学计算机科学学院,湖北武汉430074

出　　处：《计算机仿真》2013年第7期375-378,共4页Computer Simulation

基　　金：国家自然科学基金资助项目(61103248);中南民族大学自然科学基金资助项目(YZQ10004)

摘　　要：研究FPGA芯片面积设计优化问题。针对FPGA芯片面积在设计值时,需要多种条件加以限制,多个条件来自于不同的编码方案,彼此之间缺少关联性,很难针对来自于不同编码方案的条件建立统一的优化模型,导致传统的单一面积优化模型得到的最优面积计算结果不准确。为了解决这一问题,在对并行FIR滤波器进行电路建模的基础上提出了一种芯片面积优化计算算法,对并行FIR滤波器的性能参数进行分析计算,通过设定融合性较高的约束阀值,快速地从CSD编码方案、DA方案和CSD-DA方案中选择出占用芯片面积最少的设计条件,保证条件最优融合。仿真结果表明,设计并行FIR滤波器时,芯片面积优化算法可以对芯片面积固定的FPGA芯片进行设计上的优化,提高了面积计算的准确性。Research the design optimization of FPGA chip area.The paper proposed a chip area optimization algorithm based on the parallel FIR filter for circuit modeling.The algorithm calculates and analyses the parallel FIR filter performance parameters,by setting integration higher constraint valve value,quickly chooses the least design conditions of the occupancy chip area.The simulation results show that the chip area optimization algorithm can optimize the FPGA chips with fixed area and improve the accuracy of the calculation area.

关 键 词：分布式算法 电路建模 数学推导 芯片面积优化算法 

分 类 号：TN713[电子电信—电路与系统]