基于VerilogHDL的简单CPU设计  

作　　者：刘明达[1] 刘晓洁[1] 

机构地区：[1]武汉大学计算机学院,武汉430072

出　　处：《计算机光盘软件与应用》2013年第13期302-302,304,共2页Computer CD Software and Application

摘　　要：本文实现了一个基于VerilogHDL的简单CPU,系统由运算器、控制器、译码器、存储器、指令计数器五大模块构成。在对各个模块时序仿真实验的基础上,系统整体功能测试成功。系统具有良好的稳定性和灵活性,指令集易扩展。

关 键 词：VERILOGHDL CPU 时序仿真 

分 类 号：TP334[自动化与计算机技术—计算机系统结构]