基于FPGA的DDR2 SDRAM内存控制器设计  

FPGA-based DDR2 SDRAM Controller Design

作　　者：张海瑞 武丽 贾家宁 

机构地区：[1]防空兵学院,郑州450052 [2]西亚斯国际学院,郑州451150

出　　处：《中原工学院学报》2013年第4期46-49,共4页Journal of Zhongyuan University of Technology

摘　　要：在研究有关DDR2 SDRAM技术规范的基础上,提出了DDR2 SDRAM控制器的整体架构设计.采用层次设计方法,以功能为单位,将控制器的设计划分为多个功能模块,使用Verilog语言完成控制器各个模块的RTL级设计,利用Chipscope工具对设计进行了功能验证.Based on the detailed study of DDR2 relevant JEDEC SDRAM technical specifications, the o- verall structure of DDR2 controller is designed. This design uses a hierachical design method, and the control- ler design is divided into several function modules according to its function. It uses the verilog HDL to imple- ment RTL design of all controller modules. As the RTL design completed, Modelsim is used to verify the func- tion of the design.

关 键 词：高通量 DDR2 SDRAM 控制器 FPGA 

分 类 号：TP303[自动化与计算机技术—计算机系统结构]