基于CPLD技术的FPGA快速加载方案研究  

作　　者：陆礼红 尹焕亭 

机构地区：[1]浙江网新技术有限公司,浙江省杭州市310051

出　　处：《电子技术与软件工程》2013年第22期43-43,共1页ELECTRONIC TECHNOLOGY & SOFTWARE ENGINEERING

基　　金：课题编号:2011BAG05B01。课题名称:高速列车全息化信息感知技术及智能列车样车研制

摘　　要：因为FPGA具有可编程与可升级的具体特点,其已经被广泛地运用在现代化通信系统中。同时其存在着一定程度的易失性缺陷,每次进行上电之后都需要对FPGA进行重新加载。伴随着现代化通信系统复杂程度的不断提升,FPGA配置处理文件愈来愈大,相应的加载时间愈来愈长,这会直接影响到系统的开启时间。为了能够提升FPGA的加载效率,提出一种基于CPLD技术的FPGA快速加载方案,这种方法不但可以提升FPGA的加载效率,同时可以节约CPU与FPGA的GIPO管脚,从而缩减系统的启动执行时间,这可以适用于现代化通信系统中。

关 键 词：CPLD FPGA 快速加载 

分 类 号：TN791[电子电信—电路与系统]