基于FPGA的多路数字信号复接系统设计与实现  

Design and Realization of Multi-Channel Digital Signals Multiplexer /De-Multiplexer Based on FPGA

作　　者：赵怡[1] 但涛 

机构地区：[1]景德镇陶瓷学院机械电子工程学院,江西景德镇333403 [2]景德镇市供电公司设计院,江西景德镇333000

出　　处：《电子科技》2013年第12期37-39,共3页Electronic Science and Technology

基　　金：景德镇市科技局基金资助项目

摘　　要：数字复分接技术是数字通信网中的一项重要技术,能将若干路低速信号合并为一路高速信号,以提高带宽利用率和数据传输效率。文中在介绍数字复接系统的基础上,采用VHDL对数字复分接系统进行建模设计和实现。并利用乒乓操作和先进先出存储器(FIFO)对复接器进行设计,利用帧同步器对数据进行分接。以QuartusII8.0为仿真软件,对设计进行仿真验证,仿真结果表明,设计实现了复接系统,便于修改电路结构,增强了设计的灵活性,且节约了系统资源。An important technique in the network of communication, digital multiplexing and de-multiplexing can improve the transmission efficiency by multiplexing several low speed data flows into a high speed one. After a brief introduction to the multiplexing system, a design using VHDL for digital multiplexing and de-multiplexing is proposed. The FIFO, ping-pong operation and frame synchronization system are adopted. QuartuslI simulation, which shows that the design realizes the function with more flexible circuit structure and source consumption.

关 键 词：数字复接系统 乒乓操作 先进先出存储器 FPGA 

分 类 号：TN914.33[电子电信—通信与信息系统]