基于FPGA的二维FFT处理器的研究与设计  

Research and design for FFT processor based on FPGA

作　　者：杨军[1] 于艳艳[1] 陈成[1] 黄倩[1] 赵征鹏[1] 

机构地区：[1]云南大学信息学院,云南昆明650091

出　　处：《云南大学学报（自然科学版）》2013年第6期750-755,共6页Journal of Yunnan University(Natural Sciences Edition)

基　　金：云南省教育厅科学研究基金(2012Y249)

摘　　要：采用CORDIC算法流水线结构设计实现了FFT的蝶型运算单元,并使用行列分解算法最终设计实现了一个基于FPGA支持高样本数的二维FFT处理器.其设计采用硬件描述语言VHDL,利用QuartusⅡ8.0进行了综合、布线,最后在DE2实验平台上进行下载测试验证.该处理器充分利用FPGA芯片的处理能力,降低了高样本数的存储消耗.具有可重构性好、硬件结构简单、安全性高、运行速度快,可被广泛应用于数字信号处理领域.In this paper, we designed a FFT butterfly computing unit based on the pipeline structure of CORDIC algorithm, and finally realized a two - dimensional FFT processor supported high sample which used the ranks of decomposition algorithm based on FPGA. Its design had used VHDL hardware description language and used the Quartus II 8.0 to synthesize, wire and download test validation to the DE2 experiment platform. The processing reduced the consumption of storage for the high number of sample capacity of the FPGA chips. It had good reconstruction, simple hardware structure, high safety, quick speed and could be widely used in digital signal processing field.

关 键 词：现场可编程门阵列(FPGA) 二维快速傅里叶变换(FFT) CORDIC算法 

分 类 号：TP302[自动化与计算机技术—计算机系统结构]