面向DSRC系统的5.8 GHz射频功率放大器设计  

Design of a 5.8GHz RF Power Amplifier for DSRC Application

作　　者：孙玲[1,2] 邢飞燕[1] 彭艳军[1] 

机构地区：[1]南通大学江苏省专用集成电路设计重点实验室,江苏南通226007 [2]中国科学院计算技术研究所计算机体系结构国家重点实验室,北京100190

出　　处：《微电子学》2013年第6期777-781,787,共6页Microelectronics

基　　金：江苏省高校自然科学研究重大项目(09KJA510001);计算机体系结构国家重点实验室开发课题(ICT-ARCH201001);2010年度江苏省"青蓝工程"资助项目;国家自然科学基金资助项目(61001022)

摘　　要：基于SMIC 0.18μm RF CMOS工艺,设计了一种适用于DSRC系统的5.8GHz射频功率放大器。该电路采用两级差分的共源共栅结构,在共栅管处采用自偏置方法,提高了电路在大信号情况下的工作性能,在输出级采用有源电感补偿方法,提高了功率放大器的线性度。版图后仿真结果表明,在3.3V电源电压下,该放大器在5.8GHz中心频率处的输出1dB压缩点达到18dBm,功率增益为20.8dB,最大功率附加效率PAE为17.3%,输出3阶互调点达到28.86dBm。Based on SMIC 0. 18 μm CMOS RF process, a 5. 8-GHz CMOS power amplifier for DSRC application was designed, in which two-stage differential cascode structure followed by a self-bias circuit was adopted to improve operation performance in large signal condition, and an active inductor compensation technique for output stage was employed to enhance linearity of the power amplifier. Post layout simulation results showed that the power amplifier had an output power of 18 dBm at 1-dB gain compression point, a power gain of 20. 8 dB, a maximum PAE of 17. 3 ~ and an output IP3 of 28. 86 dBm at 5.8 GHz center frequency and 3. 3 V supply voltage.

关 键 词：DSRC系统 射频功率放大器 线性度 有源电感 

分 类 号：TN722.7[电子电信—电路与系统]