OTN帧头定位电路优化研究  

Research of Frame Head Alignment of OTN

作　　者：王建锋[1] 蒋林[1] 

机构地区：[1]西安邮电大学,陕西西安710061

出　　处：《电子产品世界》2014年第1期35-36,44,共3页Electronic Engineering & Product World

基　　金：陕西省"13115"科技创新工程重大科技专项计划项目(项目编号2009ZDKG-43)

摘　　要：在OTN帧结构中,Serdes在从高速的串行数据中恢复出数据后,数据只是按顺序以64bit为宽度重新放置,并没有按字节对齐,所以后续电路无法直接使用这样的数据。需要帧头定位电路找到帧头后,把所有的数据按字节对齐。但是将OTN数据转换为并行的数据后,存在着数据速率高,位宽大的问题。在ASIC或FPGA中,大量的大位宽的数据,是不容易运行在较高的速率下的。所以需要对帧定位电路进行简化,以使得电路在大位宽时,仍然能够进行高速运行。研究了OTN数据的帧结构后,提出了一种适合于高速率的、大位宽的处理电路。电路比传统电路规模小了近一半,能够提高电路运行的速度。

关 键 词：OTN 帧头 定位 

分 类 号：TN911.7[电子电信—通信与信息系统]