基于0.35μm门阵的SDH段开销处理ASIC设计  

The ASIC Design of SDH Overhead Processing with 0.35μm Gate Array

作　　者：徐东明[1] 李玉山[1] 黄海生[2] 

机构地区：[1]西安电子科技大学电路CAD所,西安710071 [2]西安邮电学院ASIC中心,西安710061

出　　处：《微电子学与计算机》2000年第6期40-44,共5页Microelectronics & Computer

摘　　要：根据 ITU关于 SDH技术体制的建议，文章讨论了 STM— 1和 STM－ 4开销处理、 STM－ 4的复用和解复用实现的方案。介绍了流片前 IC设计的厂家流程及 IC设计所遇到的问题及解决方法。利用电路 CAD软件的仿真结果以及硬件测试结果都证明我们设计的电路符合 ITU的指标要求，该设计已投入工程应用。Accorrding to the recommendation of ITU about SDH,this paper discusses an easy realization project of STM－ 1 and STM－ 4 overhead processing,Multiplexing and Demultiplexing.The IC vendor flow and the solution of the problem is cleared. Using circuit CAD software and hardware test results the project in this paper is testified.

关 键 词：同步数字系列 开销处理 FPGA ASIC设计 

分 类 号：TN492.02[电子电信—微电子学与固体电子学]