基于FPGA的数字电子钟设计  

Design of digital clock based on FPGA

作　　者：王琥[1] 任峻[1] 

机构地区：[1]湖南农业大学信息科学技术学院,湖南长沙410128

出　　处：《电子设计工程》2014年第4期127-129,共3页Electronic Design Engineering

摘　　要：采用FPGA进行的数字电路设计具有更大的灵活性和通用性,已成为目前数字电路设计的主流方法之一。本文给出一种基于FPGA的数字钟设计方案。该方案采用VHDL设计底层模块,采用电路原理图设计顶层系统。整个系统在QuartusⅡ开发平台上完成设计、编译和仿真,并在FPGA硬件实验箱上进行测试。测试结果表明该设计方案切实可行。It has become a popular method to design digital circuit by using FPGA because of its flexibility and versatility.A design scheme of digital clock based on FPGA is given in the paper.The scheme adopts VHDL to design bottom modules and circuit diagram to design top system.The digital clock is designed,compiled and simulated on Quartus Ⅱ,and tested in the FPGA experiment box.The simulation waves and test results show that the scheme is feasible.

关 键 词：EDA FPGA QuartusⅡ 数字钟 

分 类 号：TN702[电子电信—电路与系统]