基于FPGA的高速串并/并串转换器设计  被引量:11

Design of high-speed serial parallel / parallel serial converter based on FPGA

在线阅读下载全文

作  者:孙志雄[1] 谢海霞[1] 

机构地区:[1]琼州学院电子信息工程学院,海南三亚572022

出  处:《现代电子技术》2014年第8期151-152,共2页Modern Electronics Technique

基  金:海南省自然科学基金项目(611133)

摘  要:在数字通信系统的数据传输中,多数通信数据为串行方式,而大多数处理器要求数据以并行方式存储和处理,所以经常需要将串行传输的数据变换成并行传输,或者将并行传输的数据变换成串行传输,这时就需要串并/并串转换器。在此介绍了串并/并串转换器基本原理,并通过QuartusⅡ仿真平台进行仿真验证,最后下载到FPGA芯片EP1K30QC208-2实现了串并/并串转换器的设计,仿真及实验结果表明采用此设计方案是可行的。In data transmission of digital communications,the majority of communication data is transmited in serial mode,but data storage and processing of most processors are required in parallel,so a serial to parallel or parallel to serial con-verter is needed to transform data serial transmission into parallel transmission,or transform data parallel transmission into serial transmission. The basic principles of serial parallel and parallel serial converters are introduced in this paper. The serial parallel and parallel serial converters was verified with VHDL language on Quartus II. The design of the serial parallel and parallel serial converter was implemented with The programming data files downloaded to FPGA chip EP1K30QC208-2. The simulation and ex-periment results indicate that this design scheme is feasible.

关 键 词:串并转换 并串转换 

分 类 号:TN919-34[电子电信—通信与信息系统] TP391[电子电信—信息与通信工程]

 

参考文献:

正在载入数据...

 

二级参考文献:

正在载入数据...

 

耦合文献:

正在载入数据...

 

引证文献:

正在载入数据...

 

二级引证文献:

正在载入数据...

 

同被引文献:

正在载入数据...

 

相关期刊文献:

正在载入数据...

相关的主题
相关的作者对象
相关的机构对象