基于Xilinx IP核的PCIe总线高速数据接收卡的设计  

作　　者：郑翘楚[1] 李旭东[1] 周志伟[1] 李少哲[1] 

机构地区：[1]中国电子科技集团公司第五十四研究所,河北石家庄050081

出　　处：《数字技术与应用》2014年第2期157-158,共2页Digital Technology & Application

摘　　要：PCIe是由Intel公司在2001年发布的第三代高性能IO总线标准,单个通道的传输带宽可以达到5Gbps,且通道数可以灵活配置,是目前性能最高的一种总线。赛灵思公司的Virtex-6系列FPGA提供了对PCIe的良好协议支持,本文对如何使用Virtex-6系列FPGA进行PCIe总线的设计进行了研究,结果表明,该设计能满足实际应用对可靠性及高效性的要求。

关 键 词：PCIe总线 DMA 可编程门阵列 Xilinxip核 

分 类 号：TN948.55[电子电信—信号与信息处理]