基于FPGA的随机数生成器的设计与实现  

作　　者：蔡方旻[1] 万民[1] 

机构地区：[1]江西广播电视大学南昌市分校,南昌330003

出　　处：《江西通信科技》2014年第1期42-44,共3页

摘　　要：在网络通信的应用中,有必要设计出能重构,吞吐量高的随机数生成器。本文提出一种改进Combined Tausworthe算法,基于FPGA的随机数生成器。该生成器开发周期短、组成单元简单、移植速度快。文中还阐述了检测产生出来的随机数质量的结果。

关 键 词：随机数发生器 均匀分布随机数 可重构计算 配置周期 

分 类 号：TN791[电子电信—电路与系统]