ICE中调试模块IP软核的设计与实现  

Design and Implementation of ICE Debug Module IP Soft-core

作　　者：江正斌[1] 周建伟[1] 李德安 彭崇梅 袁国顺 

机构地区：[1]河北工业大学微电子研究所,天津300130 [2]北京中科微电子技术有限公司研发部,北京100029

出　　处：《电子科技》2014年第5期93-95,共3页Electronic Science and Technology

摘　　要：开发人员在根据通用仿真器方案开发所需在线仿真器时,由于受ICE机制中调试模块IP软核的限制,并没有一个完整的调试模块方案,使得开发周期加长、成本增加。针对基于FPGA的通用在线仿真器方案缺少调试模块详细设计方案的问题,采用自顶向下划分层次和自底向上模块单独设计相结合的方法,设计出具有调试模块的IPcore,并结合EM78P447S的IP软核,在Xilinx Spartan系列XC3S700AN开发板套件中进行了验证。Because of the restrictions of IP soft core of different processor chips, no complete program debug- ging module is available for the development of online emulators, resulting in a long development cycle and high cost. An IPcore with debugging module is designed in this article by combining top-down and bottom-up design meth- ods. The design is verified on the XC3STOOAN combining EM78P447S.

关 键 词：现场可编程阵列逻辑 微控制单元 在线仿真器 IP软核 通用串行总线 

分 类 号：TN79[电子电信—电路与系统]