数字电路测试实验系统设计探讨  

作　　者：葛青[1] 葛良全[1] 

机构地区：[1]成都理工大学核技术与自动化工程学院,四川成都610059

出　　处：《中国电力教育（中）》2014年第5期166-167,共2页China Electric Power Education

基　　金：成都理工大学2013-2016年高等教育人才培养质量和教学改革项目(项目编号:13JGY25)的阶段研究成果

摘　　要：为了满足数字电路故障诊断的测试需求,根据边界扫描测试标准IEEE1149.1设计了数字电路测试主控系统。系统以FPGA为控制核心,利用计算机的USB总线控制JTAG总线,实现对被测数字电路的测试。该系统能控制四路JTAG总线,且引入了FIFO以提高边界扫描的测试速度。对FIFO、USB总线及JTAG总线的控制等均在一片FPGA中实现,硬件结构简单,体积小。实验证明,用该系统可对支持IEEE1149.1标准的数字电路的状态进行控制和捕获,能方便高效地完成对数字电路的测试。

关 键 词：数字电路测试 FPGA FIFO 

分 类 号：G642.423[文化科学—高等教育学]