基于协处理器的H.264解码器SOC架构及设计  

Based on the coprocessor h. 264 decoder SOC architecture and design

作　　者：张志勋[1] 王永栋 王娟[1] 

机构地区：[1]兰州工业学院软件工程系,兰州730050 [2]AMD上海研发中心,上海2000000

出　　处：《自动化与仪器仪表》2014年第1期42-44,共3页Automation & Instrumentation

基　　金：甘肃省高等学校研究生导师科研项目计划资助(1114-02);甘肃省科技支撑项目计划资助(1204GKCA043)

摘　　要：描述了一种H.264解码器SOC系统架构和实现。该SOC系统采用基于协处理器的软硬件划分方式,通过分析H.264解码过程中的各运算环节,设计了相应协处理器的硬件运算单元及软件指令,在满足一定性能的条件下,具有很高的灵活性,便于系统的后续升级和扩展。验证结果表明该SOC系统将解码时间提高了约75%以上,有效的加速了解码器的运行速度。This paper presents the architecture and implementation of a H.264 decoder SOC system. The SOC system has mixed hardware/software structure based on co-processors designed by analyzing the major arithmetic units of H.264 decoder. The co-pro-cessor approach can meet certain performance requirement with high scalability for ease of enhancement in the future. The verifica-tion result shows that the SOC system can speed up H.264 decoding process by saving more than 76.1% of decoding time.

关 键 词：H 264 协处理器 SOC 

分 类 号：TP399[自动化与计算机技术—计算机应用技术]