基于ECL电路的高速计数电路设计  

作　　者：吴雯倩[1] 

机构地区：[1]天津现代职业技术学院

出　　处：《电子世界》2014年第12期364-365,共2页Electronics World

摘　　要：普通计数器的设计都是采用CMOS或TTL小规模或中规模器件来设计。普通的TTL(晶体管-晶体管电路)集成电路不能满足高速计数器的测量要求,例如74161系列的计数器,它们具有不同的最大时钟频率分fmax,即工作的最大频率。S系列的最大时钟频率最高为125MHz,而普通的CMOS器件的最高工作速度也在200M左右,若采用TTL或CMOS分离元件来搭计数器电路,考虑到分布参数的影响和各个元件之间的时序配合,其允许的最高工作频率还会下降,无法满足高精度信号的技术要求,为了达到高速计数器的测量精度,必须考虑所选元件的最大时钟频率,因此在输入频率高于200MHz时,采用ECL器件来设计。

关 键 词：ELC 高速计数电路 抗干扰 

分 类 号：TN772[电子电信—电路与系统]