SDH解同步电路设计  

Design of Desynchronous Circuit in SDH System

作　　者：江榕[1] 田立人[1] 

机构地区：[1]武汉邮电科学研究院,湖北武汉430074

出　　处：《光通信研究》1999年第4期1-3,7,共4页Study on Optical Communications

摘　　要：在ＳＤＨ 同步系统中，解同步电路直接关系到输出抖动的指标，设计的关键是比特泄漏和锁相环电路。本文使用自适应比特泄漏法，给出了一个比特泄漏和锁相环电路设计实例。In SDH system desynchronizer, the bit leaking and PLL circuit is the key technical problem in the design. This paper describes a example of the desynchronous circuit which based on adaptive bit leaking, and the jitter measurement result is given.

关 键 词：比特泄漏电路 锁相环 SDH 解同步电路设计 

分 类 号：TN914.332[电子电信—通信与信息系统]