一种复杂BIU的设计及其CPLD实现  

The Design of a Special BIU and Optimizing the Design for CPLD

作　　者：朱霞[1] 高德远[1] 樊晓桠[1] 张盛兵[1] 王党辉[1] 

机构地区：[1]西北工业大学769#航空微电子中心,西安710072

出　　处：《计算机工程与应用》2001年第11期10-12,共3页Computer Engineering and Applications

基　　金：国防"九.五"预研项目资助!(编号:8.1.1.12;8.1.2.8;8.1.3.5)

摘　　要：文章分析了可配置成多机系统的嵌入式微处理器中的总线接口单元的结构。文章首先详细分析了这种情况下总线接口单元的控制通路。然后从采用格雷方式FSM编码、FSM有效描述和接口信号的正确描述三个方面讨论该部件的高效实现。The paper analyzes the sturcture of the Bus Interface Unit（BIU）in a embedded microprocessor，which can be used in the system that have several microprocessors．At first the control path of the Bus Interface Unit in such environment is dissussed．Then several ways to implement the unit efficiently are given out，such as using one－hot codes for Finite State Machine（FSM），the effective discribtion style of FSM and interface signals．

关 键 词：嵌入式微处理器 总线接口单元 CPU BIU CPLD 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]