基于16bit内核DSP实现准双精度音频解码  

To Realize Quasi－double Precision Audio Decoder Based on 16 bit Internal Core DSP

作　　者：侯兆荣[1] 肖仲喆 窦维蓓[1] 董在望[1] 

机构地区：[1]清华大学电子工程系,北京100084

出　　处：《电声技术》2001年第5期3-6,共4页Audio Engineering

摘　　要：提出了一种准双精度乘累加运算方法，可以在廉价的16比特DSP上实现ISO／IEC 13818－3的标准精度解码，也可应用于其他高精度实时DSP系统设计。其平均指令数约为单精度运算的3倍，对于MPEG Layer III音频解码器可实现24～25比特的总体精度。给出了基于Motorola DSP56824的核心代码和指令数统计。In this paper a quasi－double precision MAC multiply－accumulation algorithm is proposed for the implementation of ISO／IEC 13818－3 audio decoder on 16 bit DSP and for other real－time high precision DSP systems． The number of instructions of this algorithm is about 3 times of single－precision MAC and the final accuracy of 24～25 bits can be achieved in the implementation of MPEG Layer III audio decoder． The kernel source code and the instruction count based on Motorola＇s DSP56824 are presented in this paper．

关 键 词：DSP芯片 准双精度 音频解码 数字信号处理器 

分 类 号：TN764[电子电信—电路与系统] TN912.3