嵌入式RSA加解密处理器  

Embedded RSA processor for encryption and decryption

作　　者：杨骞[1] 吴行军[1] 周润德[1] 鲁瑞兵[1] 

机构地区：[1]清华大学微电子学研究所,北京100084

出　　处：《清华大学学报（自然科学版）》2001年第7期110-113,共4页Journal of Tsinghua University(Science and Technology)

基　　金：国家自然科学基金资助项目 (5 9995 5 5 0 -0 1) ;清华大学"九八五"项目

摘　　要：RSA加密是一个运算密集的过程 ,为了 CPU能实时进行处理 ,设计了一种嵌入式 RSA处理器 ,它可以在外部微处理器的控制下完成 RSA加解密运算。设计中采用了适合硬件实现的 CIOS方法 ,在保持硬件规模较小的同时加速模乘运算速度。在设计中还采用了窗口法减少模幂运算过程中所需进行的模乘运算次数 ,大大提高了处理速度。在电路的控制逻辑中 ,采取了流水线操作 ,进一步提高了处理速度。在 2 0 MHz的时钟频率下 ,该处理器完成 10 2 4bit的模幂运算最多只需 16 0 ms。电路规模约为 2 6 0 0 0等效逻辑门 。This paper describes an embedded RSA processor to implement RSA cryptographic processes under the control of an external microprocessor. The coarsely integrated operated scanning method is used to inplement the hardware implementation of Montgomery. The window method is used to significantly reduce the number of modular multiplications needed for completing the modular exponentiation. The control logic circuits use pipelined control to speed up the processing throughput. At a clock rate of 20MHz , this RSA processonr takes at most 160ms to complete a 1024bit modular exponentiation. The processor hardware is approximately equivalent to 26000 logic gates which is suitable for use in various embedded systems.

关 键 词：公钥密钥算法 RSA算法 模乘运算 CIOS方法 窗口法 嵌入式 加密解处理器 

分 类 号：TN918.1[电子电信—通信与信息系统]