微处理器中中断电路的高层设计  

Interrupt Module Architecture in MCU

作　　者：胡永华[1] 高明伦[1] 王锐[1] 

机构地区：[1]合肥工业大学微电子设计研究所,合肥230009

出　　处：《微电子学与计算机》2001年第4期1-4,共4页Microelectronics & Computer

基　　金：国家自然科学基金资助( 6987010);高等学校博士学科点专项科研基金( 98035901);安徽省自然科学基金( 98324021)

摘　　要：文章介绍了一种采用中断执行周期复用、寄存器模型设计中断标识信号的中断电路实现方法，并给出了关键控制信号的 Verilog HDL程序实现。该实现方法可以作为一个功能部件直接在微处理器设计中加以运用；中断标识信号的优先级与触发时刻的考虑对更复杂中断电路的设计也具有很好的借鉴意义。This paper introduces the method of execution－ cycle multiplexing and the designs of interrupt flag signals using register model in interrupt module architecture. Some control signals are illustrated with Verilog HDL design in detail. Interrupt module presented in this paper can be used directly in MCU designs. The consideration of priority and triggering time are helpful for other complex interrupt module architecture.

关 键 词：微处理器 中断电路 VERILOGHDL 中断处理 设计 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]