AES算法的FPGA实现  

How to Implement AES by Using FPGA

作　　者：陆浪如[1] 匡友华 杨强浩[1] 高山[1] 

机构地区：[1]解放军信息工程大学,郑州450002 [2]解放军洛阳外国语学院,洛阳450002

出　　处：《交通与计算机》2001年第5期14-17,共4页Computer and Communications

摘　　要：讨论了高级加密标准 AES的硬件高速实现 ,采用 Xilinx公司 SPARTANII结构的 FPGA实现并行加速。给出了两种 AES并行加速方法 ,并提供了相应的 AES速率的测试数据。The paper discusses how to implement and parallel accelerate AES by using FPGA with SPARTANII structure of Xilinx,gives some ways to increase the speed of AES,and discusses some questions they bring forward.At the end,this paper estimates the speed target that AES algorithm could reach.

关 键 词：AES FPGA 并行加速 流水线 高级加密标准 实现方法 算法 

分 类 号：TP309[自动化与计算机技术—计算机系统结构]