Verilog语言形式化语义研究  

Study on the Formal Semantics of Verilog

作　　者：李勇坚[1,2] 孙永强[1] 何积丰[3] 

机构地区：[1]上海交通大学计算机科学与工程系,上海200030 [2]澳门联合国大学国际软件研究所.澳门 [3]澳门联合国大学国际软件研究所

出　　处：《软件学报》2001年第10期1573-1580,共8页Journal of Software

基　　金：澳门联合国大学国际软件研究所资助项目~~

摘　　要：在连续离散混合时间模型中考虑 Verilog的语义行为 ,将混合模型中的一个区间作为 Verilog程序一次运行过程的指称 .提出了一种扩展的 ITL来描述这种混合区间 ,从而给出 Verilog的形式语义 .这种语义定义不仅考虑到了各种语言成分的最终执行结果 。The semantics of Verilog program are studied in a discrete-continuous hybrid time model. A hybrid interval is denoted as the description of a run of Verilog program. An extended ITL is presented to describe this kind of hybrid interval. This semantics not only considers the ultimate execution effects of all kinds ingredients of language, but also gives their temporal characteristics.

关 键 词：VERILOG语言 形式化语义 硬件描述语言 

分 类 号：TP312[自动化与计算机技术—计算机软件与理论]