RT级综合中存储器工艺映射算法的研究  

Memory Mapping Algorithms in RTL Synthesis

作　　者：周海峰[1] 林争辉[1] 

机构地区：[1]上海交通大学大规模集成电路研究所,上海200030

出　　处：《微电子学》2001年第6期410-413,共4页Microelectronics

基　　金：美国国家科学基金 (NSF;USA )资助项目 (96 0 2 4 85 );国家教育部博士点基金资助项目

摘　　要：提出了一种寄存器传输级存储器工艺映射 ( RTLM)算法 ,该方法用目标存储模块来综合一个源存储器 ,它支持使用高层次综合和设计再利用的现代 VLSI设计方法学。存储器的映射被定义为三个子问题 ,即端口映射、字长映射和字数映射。最后 ,把这三个子问题综合起来形成完整的算法。实验结果表明 。A Register Transfer Level Mapping (RTLM) algorithm is presented in the paper, which is a library mapping technique for RT level components and supports the current design methodologies using high level design and design reuse The algorithm synthesizes the source memory using one or more memory modules from a target memory library Three sub problems for memory mapping are defined, i e port mapping, bit width mapping and word mapping Finally,these solutions are combined into an efficient memory mapping algorithm Experimental results show that RTLM is an effective approach for reuse of memory designs in high level synthesis

关 键 词：高层次综合 工艺映射 寄存器 算法 

分 类 号：TP333[自动化与计算机技术—计算机系统结构] TP301.6[自动化与计算机技术—计算机科学与技术]