VHDL语言中循环语句的综合方法  

Loop Statement Synthesis Method in VHDL Language

作　　者：谢巍[1] 袁媛[1] 刘明业[1] 

机构地区：[1]北京理工大学ASIC研究所,北京100081

出　　处：《电子学报》2001年第8期1057-1060,共4页Acta Electronica Sinica

基　　金：国家自然科学基金 (No .699730 0 )

摘　　要：文中提出一种在RTL综合中实现循环语句综合的方法 .该方法将循环赋值语句从行为描述中提取出来 ,构成循环语句列表从而完成格式判别和综合 ,并且文中对循环语句中使用的next语句、exit语句也给出综合的方法 .Here presented is a method to implement loop statement synthesis in RTL synthesis, which extracts loop statements from behavior description in order to form loop statements list, then finish discriminance and synthesis. The paper also presents a method to synthesis next statement and exit statement used in loop statements. At last some examples are given and analyzed.

关 键 词：VHDL语言 循环语句 程序设计语言 

分 类 号：TP312[自动化与计算机技术—计算机软件与理论]