高清晰度电视视频解码器系统控制的设计与实现  

DESIGN AND IMPLEMENTATION OF SYSTEM CONTROL FOR THE HDTV VIDEO DECODER

作　　者：刘健[1] 李华[1] 王承宁[1] 俞斯乐[1] 

机构地区：[1]天津大学电子信息工程学院,天津300072

出　　处：《电子与信息学报》2002年第4期573-576,共4页Journal of Electronics & Information Technology

基　　金：98年国家重大科技产业工程项目

摘　　要：该文提出了一种高清晰度电视(HDTV)视频解码器系统控制的设计方案,并对其工作原理进行了阐述。该方案采用FPGA(现场可编程门阵列)技术实现,具有设计灵活,方便的特点,经整机联试系统控制工作稳定、可靠,保障了正常的解码和显示。This paper presents the design and implementation of system control for HDTV video decoder. The principle of the system control is described in detail too. FPGA is adopted for its programmable and reconfigurable features. The system control works perfectly and steadily which ensures the perfect work of decoder and display buffer.

关 键 词：高清晰度电视 系统控制 MPEG-2 FPGA 视频解码器 

分 类 号：TN949.17[电子电信—信号与信息处理] TN764[电子电信—信息与通信工程]