A New Clock-Driven ECO Placement Algorithm Based on Table-Lookup Delay Model  

一种新的基于查找表的时钟性能驱动的增量式布局算法(英文)

作　　者：刘毅[1] 洪先龙[1] 蔡懿慈[1] 吴为民[1] Chung-Wen Albert Tsao 

机构地区：[1]清华大学计算机科学与技术系 [2]Celestry Design Technologies公司

出　　处：《Journal of Semiconductors》2002年第5期473-478,共6页半导体学报（英文版）

基　　金：国家自然科学基金 (批准号 :60 0 760 16);国家"九七三"重点研究发展规划 (编号 :G19980 30 411)资助项目~~

摘　　要：A new clock-driven ECO placement algorithm is pr es ented for standard-cell layout design based on the table-lookup delay model.It considers useful clock skew information in the placement stage.It also modifies the positions of cells locally to make better preparation for the clock routing . Experimental results show that with little influence to other circuit performa nce,the algorithm can improve permissible skew range distribution evidently.提出了一种新的时钟性能驱动的增量式布局算法 ,它针对目前工业界较为流行的标准单元布局 ,应用查找表模型来计算延迟 .由于在布局阶段较早地考虑到时钟信息 ,可以通过调整单元位置 ,更有利于后续的有用偏差时钟布线和偏差优化问题 .来自于工业界的测试用例结果表明 ,该算法可以有效地改善合理偏差范围的分布 。

关 键 词：CLOCK-DRIVEN incremental placement useful skew permissibl e skew range 

分 类 号：TN405.97[电子电信—微电子学与固体电子学]