基于冗余抑制技术的低功耗组合电路设计  

Design of Low Power Combinational Circuits Based on Redundancy-Restraining Technique

作　　者：吴训威[1] 卢仰坚[2] M Pedram 

机构地区：[1]宁波大学电路与系统研究所,浙江宁波315211 [2]浙江大学信电系,浙江杭州310027 [3]美国南加州大学电气工程与系统系,美国ca90089

出　　处：《电子学报》2002年第5期672-675,共4页Acta Electronica Sinica

基　　金：国家自然科学基金 (No .697730 34);宁波市青年基金 (No .0 1J2 0 30 0 2 7)

摘　　要：本文阐明了基于冗余抑制技术的低功耗电路的设计原理 ,分析了在组合电路中冗余行为的各种抑制结构及工作机理 .作为设计实例 ,本文提出了基于冗余抑制技术的低功耗比较器设计 .The low power design principle based on redundancy restraining technique is explained in this paper.Various constructions for restraining redundancy in combinational circuits and their working mechanism are analyzed.Furthermore,a low power magnitude comparator design based on this technique is proposed.PSPICE simulation and energy analysis proves that saving energy dissipation can be effectively achieved by using this design technique.

关 键 词：冗余抑制技术 低功耗 组合电路设计 

分 类 号：TN791[电子电信—电路与系统]