应用VHDL语言在PLD器件上设计实现可编程计数器  

Designing and Realization of Programmable Counter on PLD Device by VHDL

作　　者：李锋[1] 卢佩[1] 刘成臣[1] 石东 

机构地区：[1]天津轻工业学院自动化系,天津300222

出　　处：《现代电子技术》2002年第5期51-53,共3页Modern Electronics Technique

摘　　要：研究用 VHDL语言采用 TOP TO DOWN设计方法实现了一种可以完成二进制、十进制、可逆计数功能的可编程计数器 ;采用 MAX+PL USII集成开发环境编辑、综合、仿真 ,并下载到 PL D器件中 ,经仿真和实际电路测试 ,该计数器性能可靠。Introduced VHDL and using TOP TO DOWN design method designed a programmable counter, it can realize binary, decimal and repeat counter function Using 'MAX+PLUSII' the integrated development environment to edit, synthesis, simulate and download to PLD device Practical circuit testing shows that the counter is reliable

关 键 词：VHDL语言 PLD器件 可编程计数器 仿真器 硬件扫描语言 

分 类 号：TH724[机械工程—仪器科学与技术] TM571.61[机械工程—精密仪器及机械]