基于门控技术的低功耗串行比较器  

Low power serial magnitude comparator based on the Clock-Gating technique.

作　　者：卢仰坚[1] 吴训威[2] 汪鹏君[2] 

机构地区：[1]浙江大学信息与电子工程学系,浙江杭州310027 [2]宁波大学电路与系统研究所,浙江宁波315211

出　　处：《浙江大学学报（理学版）》2002年第4期411-414,共4页Journal of Zhejiang University（Science Edition）

基　　金：国家自然科学基金资助项目 (6 97730 34 );浙江省科技厅项目 (0 6 0 1110 0 2 2 )

摘　　要：通过对低位先比串行数值比较器和高位先比串行数值比较器的设计及分析 ,证明了应用门控时钟技术设计的时序电路具有明显的低功耗特性 .PSPICE模拟结果证明了基于门控技术设计的电路能有效地降低电路的功耗 。By designing and analyzing the serial magnitude comparators from LSB to MSB and from MSB to LSB respectively, the sequential circuit using the clock-gating technique showed evident character of low power dissipation. Furthermore, PSPICE simulation proved that circuits based on the clock-gating technique can reduce power dissipation effectively, while keeping the correct logic function.

关 键 词：门控技术 低功耗设计 串行比较器 时序电路 集成电路 CMOS电路 电路设计 

分 类 号：TN432[电子电信—微电子学与固体电子学]