一种基于双沿输出的14位4GS/s RF DAC设计  

Design of a 14-Bits 4 GS/s RF DAC with Double Edges Output

作　　者：刘军[1] 付东兵[2] 万贤杰[1] 

机构地区：[1]模拟集成电路重点实验室,重庆400060 [2]中国电子科技集团公司第二十四研究所,重庆400060

出　　处：《微电子学》2014年第4期413-415,419,共4页Microelectronics

基　　金：国家自然科学基金资助项目(61176030;60906009);模拟集成电路重点实验室基金项目(9140C0902120C09034)

摘　　要：介绍了一种基于双沿输出的14位4 GS/s RF DAC电路设计。该电路采用0.18μm CMOS工艺实现,电路主要包含LVDS接收同步、高速温度计译码器、高速MUX、数据同步电路、DAC核等单元。该电路实现4 GS/s数据率的核心是双沿输出技术。采用该技术只需处理2 GHz时钟,与传统单沿输出DAC相比,时钟频率减少了一半。测试电路能在4 GS/s数据率下正常工作。A 14 bits 4 GS/s RF DAC with double edges output was introduced. The circuit used 0.18 gm CMOS process, and comtained the LVDS receiver, high-speed thermometer decoder, high-speed MUX, data synchronizer, DAC core and so on. The key of the circuit speed achieving 4 GS/s was the double edges output technology, the circuit needed only 2 GHz clock with this technology. Contrast with traditional single edge out DAC, the clock frequency was reduced by hale Test results showed that the purposed circuit can work at 4 GS/s.

关 键 词：数模转换器 双沿输出 

分 类 号：TN432[电子电信—微电子学与固体电子学]