C波段宽带捷变频率综合器设计  被引量:1

Design of C-band frequency agile broadband frequency synthesizer

在线阅读下载全文

作  者:张子轩[1] 彭浩[1] 

机构地区:[1]电子科技大学电子工程学院,四川成都611731

出  处:《电子产品世界》2014年第10期29-31,共3页Electronic Engineering & Product World

基  金:2014年度中国博士后科学基金;资助编号2014 M552337

摘  要:本文介绍了一种C波段宽带捷变频率综合器的设计方法,采用直接数字频率合成器(DDS)实现频率捷变,采用倍频链路扩展输出带宽,通过与锁相环(PLL)合成产生的本振信号混频将输出频率搬移到C波段。论述了DDS时钟电路、倍频链路以及混频部分的设计方法,并给出了达到的主要技术指标和测试结果。

关 键 词:频率合成 频率捷变 DDS PLL 杂散 

分 类 号:TN74[电子电信—电路与系统]

 

参考文献:

正在载入数据...

 

二级参考文献:

正在载入数据...

 

耦合文献:

正在载入数据...

 

引证文献:

正在载入数据...

 

二级引证文献:

正在载入数据...

 

同被引文献:

正在载入数据...

 

相关期刊文献:

正在载入数据...

相关的主题
相关的作者对象
相关的机构对象