检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
机构地区:[1]中国科学院航空光学成像与测量重点实验室,长春130033 [2]中国科学院大学,北京100039 [3]中国科学院长春光学精密机械与物理研究所图像室,长春130033
出 处:《计算机工程与应用》2014年第22期73-78,共6页Computer Engineering and Applications
基 金:国家自然科学基金青年基金(No.60902067);吉林省重大科技攻关项目(No.11ZDGG001)
摘 要:针对高速实时图像处理系统数据量大、算法复杂度高等特点,从系统的处理性能、缓存容量、传输带宽三个要点考虑,设计了一种基于FPGA+4DSP架构的实时图像并行处理系统,使用SRIO互连技术取代传统EMIF方式实现DSP间、DSP与FPGA中间的数据传输。实验结果表明,系统传输带宽峰值为312.5 MB/s,这种新的嵌入式实时图像处理平台能够实时采集传输处理1k*1k@100 f/s高分辨率图像数据,并且具有可靠性高、通用性强、灵活性好的优点。The high-speed real-time usually has a huge number of data with intricate algorithms;therefore it is difficult to transmit the image data real-timely in the real-system. It is that acquisition speed and transmission speed and memory capability must be considered. In the traditional method, the image data is usually capture and transport through parallel interfaces, which possess lager areas and pins in the resource limited embedded system. A new platform of image processing system is advanced based on the Serial RapidIO(SRIO)interface with one Xilinx’s FPGA chip XC5VSX50T and four TI’s DSP chip TMS320C6455. The system can real-timely transmit the image data at a high very speed of 3.125 MB/s. Since its stability, portability and feasibility has been tested, the system can service as a reference model for such a real-time image processing system designs.
关 键 词:图像处理 多数字信号处理器 现场可编程门阵列 串行高速输入输出
分 类 号:TP752[自动化与计算机技术—检测技术与自动化装置] TN911.73[自动化与计算机技术—控制科学与工程]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:3.144.124.77