基于WSAR-ADC的降压型DC-DC控制器设计  

A buck DC-DC controller based on WSAR-ADC

作　　者：田登尧[1] 冯全源[1] 

机构地区：[1]西南交通大学微电子研究所,四川成都610031

出　　处：《应用科技》2014年第5期1-5,共5页Applied Science and Technology

基　　金：国家自然科学基金重大资助项目(60990320;60990323);国家自然科学基金面上资助项目(61271090);863计划重大资助项目(2012AA012305)

摘　　要：设计了一种基于加窗逐次逼近寄存器(WSAR)模拟数字转换器(ADC)的降压型DC-DC控制器,这种WSARADC适用于数字电源系统,通过对输入电压进行加窗处理,能有效地降低芯片的复杂度;并利用蚁群算法,对该DC-DC控制器的比例积分微分(PID)参数进行了整定,使得整个系统能够稳定工作。电路使用BCD(Bipolar/CMOS/DMOS)0.5μm工艺,输入电压3.3 V,输出电压1 V,设计最大负载电流2 A,纹波小于9 m V,开关频率500 k Hz。经过验证,该降压型DC-DC控制器能满足数字电源的采样需求。A buck DC-DC controller based on window successive approximation register （ WSAR） and analog-to-digital converter （ ADC） was designed.It is applicable to digital power system.The circuit complexity can be re-duced by adding the window function to process input voltage;and the PID （proportion integration differentiation） parameters setting of the DC-DC controller is completed using the ant colony algorithm, which makes the whole sys-tem work stably.The circuit is implemented under Bipolar/CMOS/DMOS （ BCD） 0.5μm process, the input volt-age is 3.3 V, and the output voltage is 1 V.The designed maximum load current is 2 A, the ripple of output voltage is less than 9 mV.After verification, the switch frequency is 500 kHz.This buck DC-DC controller can meet the demand of digital power sampling.

关 键 词：加窗 逐次逼近寄存器型 模数转换器 数字电源 DC-DC控制器 BUCK电路 

分 类 号：TN495[电子电信—微电子学与固体电子学]