基于FPGA的高速浮点FFT/IFFT处理器设计与实现  

Design and implementation of high-speed floating points FFT processor based on FPGA

作　　者：苏斌[1,2] 刘畅[1] 潘志刚[1] 

机构地区：[1]中国科学院电子学研究所,北京100190 [2]中国科学院大学,北京100049

出　　处：《中国科学院大学学报（中英文）》2015年第2期259-263,共5页Journal of University of Chinese Academy of Sciences

基　　金：国家自然科学基金(61100201)资助

摘　　要：设计一种基于FPGA的改进的并行FFT/IFFT蝶形运算结构.该结构采用按时间抽选的FFT基-2蝶形算法对IEEE单精度浮点数构成的复数进行8路并行处理.利用Xilinx ISE13.1软件完成FFT/IFFT处理器的设计,并在Virtex6硬件平台上进行验证.结果表明,利用这种8路并行结构设计的FFT/IFFT处理器可在合理利用硬件资源的同时提高运算速度及精度.An improved parallel FFT / IFFT butterfly structure is presented. The structure,which is based on the decimation-in-time（ DIT） Radix- 2 algorithm,contains 8 paths in parallel. IEEE single precision floating complex FFT / IFFT processors are designed by using this parallel structure and achieved with Xilinx ISE 13. 1 software. Verifications are carried out with Virtex6 FPGA of Xilinx. The results show that the FFT / IFFT processors can make use of the resources reasonably and enhance both the speed and precision of computation.

关 键 词：FPGA 单精度浮点 FFT/IFFT 基-2蝶形算法 并行结构 

分 类 号：TN911[电子电信—通信与信息系统]