通用并行BCH编码器结构探究  

Research on Structure of General Parallel BCH Encoder

作　　者：杜暖男[1,2] 马莹莹[2] 

机构地区：[1]武汉理工大学信息工程学院,武汉430070 [2]平顶山工业职业技术学院,平顶山467001

出　　处：《电子测试》2015年第1期45-47,共3页Electronic Test

摘　　要：本文研究了并行BCH和RS编码电路的通用设计方法和优化结构。针对信息位长度不能整除并行度的问题,采用在信息位前补零,可以不改变并行编码器结构的条件下解决了这个问题。This paper research into design approach and structural optimization of parallel BCH and RS coding circuit.Through padding zero in front of information bits,solve the problem of length of information bits isn’t divisible by degree of parallelism under condition of structure of parallel BCH encoder didn’t be changed.

关 键 词：BCH码 并行编码电路 Frobenius标准型 

分 类 号：TN762[电子电信—电路与系统]